출처: http://www.visiontech21.com/bbs/print.php?kind=pds&mode=print&page=2&num=9

1. FlipChip이란?

반도체 칩을 제조하는 과정에서 Wafer 단위의 식각(Etching), 증착(evaporation)같은 공정을 마치면 Test를 거치고 최종적으로 Packaging을 하게 됩니다.

PackagingOuter  lead(외부단자)가 형성된 기판에 Chip이 실장하고  Molding을 하는 것을 말합니다.

Outer lead는 기판과 칩을 전기적으로 연결하는 단자를 말하며, 이 Outer lead와 칩의 연결 형태에 따라 Wire Bonding, Flip Chip Bonding이라는 말을 씁니다.

Wire Bonding은 Lead가 형성된 기판(컴퓨터의 메인보드 같은 기판이 아닙니다)에 칩을 올려두고 미세 Wire를 이용해 Outer lead와 전기적으로 연결된 Inner Lead에 반도체 칩의 전극패턴을 연결하는 방식입니다.

Flip Chip Bonding의 전극패턴 혹은 Inner Lead에 Solder Ball 등의 돌출부를  만들어 주고 기판에 Chip을 올릴 때 전기적으로 연결 되도록 만든것 입니다.

그래서 Flip Chip Bonding을 이용하면 Wire Bonding 만큼의 공간을 절약할 수 있어 작은 Package의 제조가 가능합니다.



2. FlipChip Bumping

UBM(Under BumpMetallurgy)이란 반도체 Chip의 AL 또는 Cu, 전극상에 직접 Solder 또는 Au Bump를 형성하기 어렵기 때문에 접착이 용이하고 Chip으로의 확산을 방지하도록 전극과 Bump간에 형성하는 다층 금속층으로 접합층, 확산방지층, Wettable층의 세가지 층으로 구성됩니다.



3. UBM에 요구되는사항

Wafer의 Chip Pad의 최종 금속 층이나 Passivation층과의 접착력이 좋아야 한다.

Chip Pad의 최종 금속 층과 Bump간에 전기 저항이 낮아야 한다.

Solder의 확산을 효과적으로 방지 하여야 한다.

UBM의 최종 층은 Solder와 Wetting성이 좋아야 한다.

⑤ 외부로부터 IC 금속배선을 보호 하여야 한다.

Si Wafer에 작용하는 응력을 최소화 하여야 한다.

Probe Test가 끝난 Wafer에 적용 가능 하여야 한다.

 

4. UBM의 종류

Cr/Cr-Cu/Cu시스템으로 Evaporation이나 Sputtering 방법을 이용하여 증착하는 것이다. 고용융성 Solder에서는 높은 신뢰성을 가지는 구조 이나, 증착법을 이용하므로 Bump의 가격이 높다.

Ti-W/Cu 미니 Bump 시스템으로 Solder를 전해도금방식으로 증착하는 방법이다.

Al/Ni-v/Cu 시스템으로 Solder Bump 시장에서 가장 많이 사용되는 방법이다.

  

5. Bump

Chip을 기판에TAB, FC방식으로 연결하거나 BGA, CSP등을 회로기판에 직접 접속하기 위한 전도성 돌기를 말한다. Bump의 역할은 Flip Chip이 용이 하도록 전극의 높이를 높이는 역할을 하고, 전극재료를 외부전극과 접속이 용이한 재료로 교체하는 역할을 한다.

Solder Bump의 경우 Reflow 공정 후 표면장력효과에 의하여 Ball 모양이 형성되지만, Au Bump의 경우 도금 형태인 사각기둥 모양을 유지한다.

Bump의 재료로는 Au, Solder, Cu등의 금속재료와 수지에 금속입자가 혼입된 도전성 수지 또는 수지표면에 금속재료를 피복한 수지-금속복합재료로 구별된다.


Au Bump 공정도


      Solder Bump 공정도


6. 플립칩의 장점

High Electrical Performance

칩과 기판의 접속 길이가 최소화 되어 임피던스가 0에 가깝게 된다.

RF회로에서 Wire Bonding이나 TAB을 사용하는 경우 신호의 경로와 직렬로 연결되기 때문에 동작 주파수가 고속인 경우 입출

력의 반사손실이 심해지게 되어 사용할 수 없다.

High I/O count

기존의 패키지는 가장 자리만을 접속 경로로 활용하는 형태이나 플립칩은 Area Array형태로 다른 접속방법보다 50%의 I/O 수

의 증가를 기대할 수 있다.

High Package Density

QFP보다 25%크기를 감소 시킬 수 있으며, 22%의 무게감소 효과가 있다.

High Thermal Performance

열방출 경로가 집중되지 않고 고르게 분산할 수 있으므로, 칩 내부에서 발생하는 열을 빠르게 방출할 수 있다.

Posted by trigger
,